Loading...
Please wait, while we are loading the content...
Similar Documents
Modélisation compacte et conception de circuit hybride pour les dispositifs spintroniques basés sur la commutation induite par le courant
| Content Provider | Semantic Scholar |
|---|---|
| Author | Zhang, Yue |
| Copyright Year | 2014 |
| Abstract | La miniaturisation du nœud technologique de CMOS en dessous de 90 nm conduit a une forte consommation statique pour les memoires et les circuits logiques, due aux courants de fuite de plus en plus importants. La spintronique, une technologie emergente, est d’un grand interet pour remedier a ce probleme grâce a sa non-volatilite, sa grande vitesse d’acces et son integration facile avec les procedes CMOS. Compare a la commutation induite par le champ magnetique, le transfert de spin (STT), une approche de commutation induite par le courant, non seulement simplifie le processus de commutation mais aussi permet un fonctionnement sans precedent en termes de consommation et de vitesse. Cette these est consacree a la modelisation compacte et la conception de circuit hybride pour les dispositifs spintroniques bases sur la commutation induite par le courant. La jonction tunnel magnetique (JTM), element fondamental de la memoire magnetique (MRAM), et la memoire racetrack, nouveau concept fonde sur la propagation des parois de domaine induites par le courant, sont particulierement etudies. Ces dispositifs et circuits spintroniques sont bases sur les materiaux a anisotropie magnetique perpendiculaire (AMP) qui ouvrent la perspective d’une miniaturisation submicronique tout en conservant une grande stabilite thermique. De nombreux modeles physiques et parametres realistes sont integres dans la modelisation compacte pour obtenir une bonne coherence avec les mesures experimentales. En utilisant ces modeles compacts precis, certaines applications pour la logique et les memoires magnetiques, tels que l’additionneur complet magnetique (ACM) et la memoire adressable par contenu (CAM), sont concues et simulees. Nous analysons et evaluons leur potentiel de performance en termes de surface, vitesse et consommation d’energie par rapport aux circuits classiques. Enfin, afin de lutter contre la limitation de capacite entravant la large application, nous proposons deux optimisations de conception : la memoire multivaluee (MLC) pour la STT-MRAM et l’assistance par champ magnetique pour la memoire racetrack. Ce concept de MLC utilise le comportement stochastique des STT pour atteindre une haute vitesse tout en augmentant la densite de STT-MRAM. La memoire racetrack assistee par champ magnetique est fondee sur l’observation d’une propagation des parois de domaine en dessous du courant critique, propagation est attribue a l’effet « Walker breakdown ». Ceci ouvre une nouvelle voie pour reduire le courant de propagation et augmenter la capacite des memoires racetrack au-dela des ameliorations des circuits peripheriques et des materiaux. |
| File Format | PDF HTM / HTML |
| Alternate Webpage(s) | https://tel.archives-ouvertes.fr/tel-01058504/file/VD2_ZHANG_YUE_11072014_Synthese_en_francais_Annexes.pdf |
| Language | English |
| Access Restriction | Open |
| Content Type | Text |
| Resource Type | Article |
