NDLI: Analyse et amélioration de la robustesse des circuits asynchrones QDI

Please wait, while we are loading the content...

Analyse et amélioration de la robustesse des circuits asynchrones QDI

Content Provider	Semantic Scholar
Author	Ouchet, Florent
Copyright Year	2011
Abstract	La conception de circuits integres asynchrones, notamment de circuits QDI (Quasi-Delay Insensitive), offrent la possibilite de disposer de circuits tres robustes aux conditions environnementales (tension, temperature) ainsi qu'aux variations des procedes de fabrication. Ces bonnes proprietes sont dues a une conception ne comportant pas d'hypotheses temporelles a l'exception de la fourche isochrone --hypothese finalement tres faible. Ainsi, une variation de la tension se traduit par une reduction de la vitesse de fonctionnement sans pour autant alterer la fonctionnalite du circuit. Cette these etudie la robustesse des circuits asynchrones dans des environnements de fonctionnement tres severes susceptibles de mettre en defaut la correction fonctionnelle des circuits asynchrones QDI. Cette situation se presente par exemple quand les transitions des signaux sur les portes deviennent tres lentes. Cette situation exceptionnelle peut-etre directement provoquee par un environnement agressif (emission electromagnetique, particules a haute energie, ...) ou par les effets du vieillissement du circuit integre. Dans un contexte ou le circuit est employe a des fins securitaires telles que les applications aeronautiques, spatiales ou medicales, il s'avere necessaire de quantifier les limites de fonctionnement des circuits asynchrones et de trouver des moyens pour ameliorer leur robustesse. Ce manuscrit propose une etude complete du comportement des circuits asynchrones et propose des techniques de conception pour en ameliorer la robustesse. Les resultats obtenus ont ete valides sur des technologies CMOS avancees de ST Microelectronics par des simulations analogiques d'une part, et avec l'aide d'un outil de preuve formelle developpe a l'Universite British Columbia au Canada d'autre part.
File Format	PDF HTM / HTML
Alternate Webpage(s)	https://tel.archives-ouvertes.fr/tel-00680544/document
Language	English
Access Restriction	Open
Content Type	Text
Resource Type	Article

Central Library (ISO-9001:2015 Certified)
Indian Institute of Technology Kharagpur
Kharagpur, West Bengal, India | PIN - 721302

See location in the Map
03222 282435
Mail: support@ndl.gov.in

Sl.	Authority	Responsibilities	Communication Details
1	Ministry of Education (GoI), Department of Higher Education	Sanctioning Authority	https://www.education.gov.in/ict-initiatives
2	Indian Institute of Technology Kharagpur	Host Institute of the Project: The host institute of the project is responsible for providing infrastructure support and hosting the project	https://www.iitkgp.ac.in
3	National Digital Library of India Office, Indian Institute of Technology Kharagpur	The administrative and infrastructural headquarters of the project	Dr. B. Sutradhar bsutra@ndl.gov.in
4	Project PI / Joint PI	Principal Investigator and Joint Principal Investigators of the project	Dr. B. Sutradhar bsutra@ndl.gov.in Prof. Saswat Chakrabarti will be added soon
5	Website/Portal (Helpdesk)	Queries regarding NDLI and its services	support@ndl.gov.in
6	Contents and Copyright Issues	Queries related to content curation and copyright issues	content@ndl.gov.in
7	National Digital Library of India Club (NDLI Club)	Queries related to NDLI Club formation, support, user awareness program, seminar/symposium, collaboration, social media, promotion, and outreach	clubsupport@ndl.gov.in
8	Digital Preservation Centre (DPC)	Assistance with digitizing and archiving copyright-free printed books	dpc@ndl.gov.in
9	IDR Setup or Support	Queries related to establishment and support of Institutional Digital Repository (IDR) and IDR workshops	idr@ndl.gov.in